첨단 반도체 패키징 기술 기업 쿨스가 AI 반도체용 유리기판 상용화의 최대 난제로 꼽히는 유리관통비아(TGV) 금속화와 비아 충진 기술을 공개한다.
조진현 쿨스 대표는 오는 27일 수원컨벤션센터에서 한국실장산업협회(KPIA)가 주최하는 ‘CPO와 첨단 패키징: AI 반도체 성능 혁신의 핵심’ 세미나에 연사로 참석한다. 조 대표는 이 자리에서 ‘PLP급 대면적 대응 글라스 코어 신기술’을 주제로 대면적 글라스 코어 기판부터 글라스 인터포저까지 적용할 수 있는 공정 플랫폼을 발표할 예정이다.
인공지능(AI) 반도체 시장이 급격히 커지면서 기존 플라스틱 계열 유기물 기판을 대체할 차세대 소재로 유리기판이 급부상했다. 표면이 매끄럽고 열에 강해 반도체 패키지의 미세화와 대형화를 동시에 구현할 수 있어서다.
문제는 공정 난도다. 유리기판 상·하부 배선을 연결하기 위해 미세한 구멍을 뚫는 TGV(Through-Glass Via) 공정 자체도 어렵지만, 구멍 내부에 금속을 균일하게 채워 넣는 금속화 공정에서 극악의 수율 문제가 발생해 왔다. 유리 특성상 금속과의 접착력이 낮은 데다, 깊고 좁은 구멍 내부 전체에 균일한 막을 형성하기 힘든 탓이다. 고종횡비 TGV의 경우 기존 스퍼터링 방식을 적용하면 구멍 측벽 하부까지 금속이 제대로 도달하지 못하는 한계가 명확했다.
쿨스는 이번 세미나에서 유리 내벽 전체를 연속된 금속친화성 기능계면으로 전환하는 독자 계면 설계 기술을 해법으로 제시한다. 유리 벽면과 금속층 사이의 밀착력을 근본적으로 끌어올려 도금 박리나 균열을 막는 방식이다.
비아 하부에서 상부로 순차 충진을 구현하는 ‘자기진행형 전극 아키텍처(SPEA)’도 함께 소개된다. 구멍 내부를 금속으로 채울 때 중간에 빈 공간이 생기는 공동(Void) 현상을 방지해 전기적 연결 안정성을 대폭 끌어올렸다.
이 기술은 대면적 패널레벨패키징(PLP) 규격의 글라스 코어는 물론 차세대 글라스 인터포저 공정까지 범용적으로 확장 적용이 가능하다. 대면적 패널 공정은 생산 효율을 획기적으로 높일 수 있지만 판이 커질수록 전류가 불균일하게 전달돼 도금 품질이 떨어지기 쉽다. 회사는 대면적 패널 급전 기술과 재배선층(RDL) 공정을 결합해 이 문제를 해소했다.
기술력의 바탕에는 촘촘하게 구축한 지식재산권(IP) 장벽이 있다. 쿨스는 현재 유리기판 패키징 관련 특허출원만 118건을 확보하고 있다. 글라스-금속 접합, TGV 시드 형성, 순차 충진, 대면적 패널 급전 및 재배선층 등 패키징 공정 전반에 걸쳐 기술 포트폴리오를 다져왔다.
글로벌 반도체 기업들이 유리기판 상용화 시점을 앞다퉈 당기는 상황에서 TGV 수율을 잡는 도금 공정 확보가 패키징 주도권의 핵심 변수로 작용하고 있다.
조진현 쿨스 대표는 "이번 발표를 통해 AI 반도체 패키징의 핵심 과제인 TGV 금속화 공정의 현실적 대안을 제시하겠다"며 "대면적 글라스 코어 공정의 수율 제고와 상용화를 이끄는 기술 플랫폼을 지속 선보일 것"이라고 밝혔다.
